![[personal profile]](https://www.dreamwidth.org/img/silk/identity/user.png){kind=small}
Jan. 13th, 2022
Рашка парашка и наебаторы
Jan. 13th, 2022 04:29 pmЕсли вы начнёте искать кто именно изобрёл SADP то поиски приведут вас к двум человекам
Мордехай Родшильд и N.N. Efremow не трудно догадаться кто тут финансирует а кто изобретает.
Это вопросу на сколько РФ это дерьмо - дерьмо полнешее.
Но это так к сведению.
А касаемо того как реальные нанометры перестали существовать
Изначально в нанометрах измерялся p-n переход.
В плоском транзисторе это было просто - две точки на одной плоскости. Gate Length (Lg)
При этом TSMC когда начала уменьшать техпроцесс ниже 28 нм начали писать буковки всякие и довели до 24 нм реальных.
UMC же соврали первые и назвали тех процесс 33 nm "28 нм". Они с ним опоздали и вышли только 2013, а не 2011 как все. И он стал основной тех процесса SMIC. Поняв что на рынок они задержались и другие у кого 28 реальных, а у TSMC 24 их сожрут - они просто сделали тайную сделку со SMIC.
Первыми FinFET начали использовать Intel в 2011 году. А поскольку разработка старая японская, то нагнали они по ней пурги. Но по скольку разработка старая японская то фоторезисты к ней хорошо делали и делают только японцы.
Почему требуется другой фоторезист ?
Потому что что бы упаковать больше транзисторов на одну и туже площадь делается холмик.
И переход расположен на склоне этого холмика.
Это как взять лист и смять его в гармошку - а японцы всегда были мастерами Оригами.
Реальный Gate Length (Lg) у 22 нм Ivy Bridge 30 nm а у Haswell 26 nm
Но появились параметры холма Fin
При этом параметр Height он двояк - чем он больше тем больше высота холма, а это значит выше предельная плотность элементов. Но чем выше холм тем более прочный и сложный в изготовлении фоторезисты требуется. Что делает технологию дороже и недоступными.
Ибо холмы подвержены эррозии как и в реальном мире. И пологий холм дольше простоит.
Почему все чипы сделанные по FinFET априори будут жить гораздо меньше плоских.
Параметр Width это по сути рекламная штука так как у всех он 8 nm потому что ниже происходит разрушение подложки.
Собственно почему украденные Самсунгом в бывшем СССР подложки не пригодны для FinFET - в СССР такой технологии не было. А вот для всех плоских чипов они пригодны.
Параметр Pitch это реальное физическое расстояние между элементами.
И например в Ivy Brige оно 60 nm да да 60 нанометров. Но в плоских оно называется Minimum Metal Pitch (MMP) и во всех 28нм чипах оно 90 нм.
Стоп а что же тогда уменьшают после настоящих 90 нм ?
Уменьшают размер САМОГО транзистора чтобы он жрал меньше энергии. Тем более что например на 90 нм техпроцессе Интел MMP был 180 нм. Вспоминаем опорные ряд техпроцессов о которых я говорил. И кстати фамилия Ефремов мелькает и там.
Собственно параметр Pitch на прямую говорит о текущей плотности элементов в кристалле. А параметр Height о теоретическим пределе для этого техпроцесса потом. Но в тоже время о рисках.
Что бы как то это всё привести к эквивалентной форме для лоха и появилась ITRS.
То есть способ называть техпроцесс не по реальным размерам, а по эквивалентному энергопотреблению и плотности.
И тут резко выделяется техпроцесс 20 нм от Toshiba который потом поимел весь картель Common Platform Alliance
Выделяется он тем что он В НАТУРЕ 20 нм на плоской поверхности. И расстояние между элементами 64 nm.
Если спиздить этот тех процесс и поиметь Nikon NSR-S635E то можно выпускать чипы на отечественном сырье - правда вырезав нахуй корейцев которые всё это запатентовали на себя. То есть зависимость от Японии будет только в самих станках. Но всё остальное можно сделать самим. Просто надо узнать как Тошиба эти 20 нм сделала - благо точек для работы разведки много из-за CPA. И расстрелять тех кто в Кремле с семьями, золотыми унитазами и любовницами.
По всем параметрам это полный аналог "14 нм" но просто долговечней.
Почему же его не используют ?
У настоящих не самсунговских "14 нм" Pitch = 42 nm А у этого 64 nm - плотность упаковки элементов 1,52 раза меньше. Плюс паразитные токи немного больше и поэтому примерно на 15-20% больше энергопотребление при том же TDP (плотность то ниже - ну для тупых кто не понял почему TDP тоже или ниже) . Но вот жизнь такого чипа многие десятки лет. В разы больше чем у FinFET.
У Самсунга "14 нм" Pitch = 48 nm даже в самом последней вариации того что под брендом 14 нм.
Кроме того у них и предельные возможности технологи хуже Height 37 nm а у Интела например 42 нм. А чем выше тем больше предельная возможность. Причина этого в том что японцы им поставляют не самые лучшие партии фоторезиста.
Сама технология FinFET фоторезиста так сложна что не получается получить постоянные параметры - и некоторые партии лучше а некоторые хуже. Но продать то надо все.
TSMC надо отдать должное и они назвали свою технологию где 48 нм Pitch и 37 нм Heigth "16 нм".
То есть тогда они ещё не забили хер на ITRS.
IBM "14 нм" это то что стало GF потом имеет Pitch 42 - но вот Height 25 - а также 10 нм Width это было сделано специально.
Да эта технология не позволяет упаковать транзисторы плотнее - но она куда долговечнее чем технологии других.
Однако она все равно уступает по долговечности настоящим 20 нм ( ну естественно размера перехода).
Но позволяет упаковать в 1,5 раза больше элементов.
С учётом того что требуется фоторезист для FinFET хотя сойдёт и американский или плохой японский, смысла особого в нём нет.
Этот техпроцесс ни туда и не сюда. Хотя если делать его на самом лучшем японском фоторезисте то он будет достаточен для автомобильного применения.
Но по сути это 1,5 раза больше плотность элементов на кристалле - вещь сомнительной необходимости с учётом затрат.
Только самим японцам он и канает и собственно его японцы на фабрике TSMC и планируют использовать в Японии. Ибо себе то они отберут все компоненты самые лучшие - и цена для них не проблема вообще.
То что SMIC трёт уши о наличии у неё "14 nm" это как и у нас - священный наноболт. Кстати я автор этой шутки.
В реальности у них есть производство с FinFET которое полностью висит на японских компонентах - фоторезист и прочее.
Но у них Pitch 60 nm Height 24 Width 12 ..... Ну это на уровне Ivy Brige
Кстати для SSD волне хватает - по примерно такой все и делают их. Опять таки DDR4 тоже.
Плюсы китайской технологии - если им дать хорошие реагенты то она долговечна - но минус в том что никто им их не даёт. И они делают на таком " как придётся сырье" что такие параметры запасом просто спасают их от проблем.
При этом "14 нм" они соответвуют только по одному параметру - TDP - из-за меньшей плотности упаковки элементов.
Их "14 нм" технология имеет смысл только потому что их "28 нм" на самом деле 33нм от UMC. И 28 24 20 они просто не могут вообще. Поэтому для них это прорыв так как они немного через жопу но получают технологию аналогичную Intel "22 нм".
То есть начальный FinFET - и хорошо допиленный и самое главное тут то что они достигли этого САМИ !!!! то есть даже не крали ничего - хотя головы хантили. Да и он похож на GF но лишь из-за перетока сотрудников. То есть это относительно честный способ получения технологии. GF сами виноваты что платили им меньше.
А теперь сага о 10 нанометрах.
ITRS договорённости по эквивалентам полетели нахер когда Самсунг начал называть 16 как 14 при чем MMP у него было 64 - что хуже чем сейчас у китайцев.
То есть отдельный элемент он мог сделать как "16 нм" но упаковать элементы в кристалл мог только как "24 нм" а назвал всё это "14 нм".
TSMC поступили так же. и свой тех процесс где элемент они могли сделать "14 нм" а упаковать как "24 нм" они назвали TSMC N12 типа "12 нм"
Ну а хуле Самсунгу можно а нам нет ?
При этом Intel пошёл путём самурая - и долбился в рамках ITRS и выходило херово.
Transistor gate pitch понизить до 48 как должен он не смог остановившись на 54. Но остальное он геройски выполнил правда загнав высоту холма до безумных 53 нм.
Однако выяснилось что даже с самым лучшим реагентом из Японии он не может кристаллы более 240 мм в размере. Ибо дефектов много.
Ибо конечно такую Фуджи заделать...
Тем временем TSMC примерно на 10% по параметрам уступала Intel по параметрам, а по размерам кристалла они не могли больше 90мм сделать. То есть в 2,5 раза меньше.
Если честно ITRS у Intel ну почти 10. А вот у TSMC "11 нм" при плотности упаковки в "14 нм". И как они это назвали ? Правильно TSMC N7 то есть для лоха 7 нм. Нет у них был ещё тот же тех процесс "13 нм", но с упаковкой в "18 нм" и они его назвали 10FF. Там кристаллы 150 мм. Хотя если честно это можно было по ITRS с натягом назвать "14 нм"
У самсунга там вообще полёт фантазии.
например технологию с плотностью "20 нм", а элементами "14 нм" они назвали "10 нм"
GF поступили точно так же - но только у них реально переход 20 нм от Тошибы, так что их "10 нм" всё таки лучше самсунговских .
В конечном итоге Интел это достало и они переименовали 10 нм в Intel 7 раз все творят такую дичь.
В итоге самой лучшей технологией ArF обладает Intel, а второй после неё это TSMC - и по второму плотно работают китайцы.
При этом как я и говорил - там разницы параметров не такие уж и крутые.
Без FinFET, а значит и без фоторезистов, которые не у каждого и прочих проблем, можно обойтись освоив технологию Toshiba 20 nm.
Её хватит на гражданское применение, даже на игрушки.
Потому что не смотря на то что рисуют цифры сильно разные 16 14 12 10 7 всё это в основном, но не всегда, маркетинг.
Конечно для мобильных устройств технология TSMC N7 ценна это всё таки "11 нм" хотя и упакованные как "14 нм", и выигрыш в энергопотреблении серьёзный. Собственно поэтому SMIC так пытается спиздить N+1. Со временем они научатся делать FinFET фоторезист приемлемого качества.
Но нам для автономного существования нужны Nikon NSR-S635E и нужны технологии "20 нм". Ну и возрождение знаний прошлого.
Зависимость от FinFET фоторезиста и меньшая долговечность чипов по этой технологии делает бессмысленным любые соображения о автономности, пока не налажено его производство. А это могут очень не многие, и даже если снести РФ и возродить Россию это скорее всего не получится очень долго. Ибо китайцы не будут делиться технологиями.
Ну и EUV - рентгеновская литография. Сага о бесплодном и бесполезном.
Это тупо закрытый масонский клуб.
Литографы делает только ASML
Фоторезист тайна за семью печатями - при этом даже такой тщательно охраняемый секрет весьма дерьмовенький по качеству и приводит к быстрой деградации чипов.
Да и уменьшение типоразмеров тупо больше ничего не даёт.
N7 и Intel 7 технология это уже 100 миллионов транзисторов на миллиметр. А самая крутая сейчас N4X EUV это 173 миллиона транзистора на миллиметр.
Samsung смог 127 миллиона на EUV и назвал это 5LPE хотя согласно ITRS имел право максимум на "9 нм" и то не дотягивает.
То есть выигрыши в плотности никакие. Выигрыш в энергопотреблении между N7 и N4X 20%.....
Сейчас в любом мобильном устройстве сами чипы потребляют очень очень мало - жрёт экран.
Эта экономия вообще ниочём.
То есть адское количество затрат, чтобы получить не надёжный и не долговечный чип.
Конечно же так же все эти названия не имеют вообще ни к каким либо нанометрам отношения вообще.
По сути развитие кремниевых технологий закончилось ещё в 2016 году.
Дальше работает только маркетинг.
Единственное почему реально EUV используют - по мимо маркетинга - размер кристалла 400-600 мм он может. Но не забываем о деградации....
Реально EUV литографию при современных фоторезистах можно использовать только для краткосрочных продуктов, или в сценариях серверов где электричество очень очень очень дорогое и тогда замена ЦПУ не будет слишком дорогой из-за сэкономленого электричества.
Но это фигня.
И кстати потребители Zen2 уже словить успели.
В 2019 году TSMC начали производить N7 ядра для Zen 2 по EUV технологии вместо привычной ArF - и сразу куча брака. к счастью не все партии делались на EUV и процент брака не катастрофический. Но сильно вырос. А это только начало - со временем деградация будет убивать чипы.
Пока что был переходный период и TSMC N7 делала как ArF так и EUV. Но видеокарты с маркировкой N6 это уже только EUV ... и официално продавать их начнут 19 января.
Samsung 8N это точно такая же лотерея как и TSMC N7 они запихнули туда и ArF чипы и EUV.
При чем ArF тех процесс интересен тем что упаковка там "12 нм" а вот сами элементы "14нм".
Как так вышло ? А они решили забить хер на TDP и энергопотребление. Главное плотность упаковки. При этом Интел и TSMC они даже с таким подходом не догнали. 61 миллион вместо 100. Но это их максимально предельный техпроцесс, с очень большим затвором в 54 nm. Это сделано чтобы уменьшить количество ложных срабатывний из-за пробоев электромагнитных полей.
При этом есть и EUV чипы под ITRS 12нм как плотности так и элементов.
И то и другое называется Samsung 8N.
Как я и говорил уже много раз Samsung не смог догнать лидеров.
Но в целом это и не важно.
Так как ниже 20 нм все технологии с огромным входным порогом.
Да и даже 20 нм тоже. Но там разработку украсть в принципе возможно. И это имеет смысл для автономного государства.
Остальное - ну да технология Intel 7 очень вкусная стащить её было бы круто, но не вероятно.
TSMC ArF N7 она же SMIC N+1 если у них получится сговор. это было бы полезно как то получить но только с технологией фоторезиста.
Остальное в общем то и не нужно вообще.
Ну и опять как во времена FANUC сделки в 70е - от японцев зависит практически всё.
Сами китайцы может быть выкатят гроб SA800 на 33 нанометра которые они называют 28 нанометров. И может быть соизволят его продать, а может и нет.
Но технологией TSMC N7 даже если они её украдут, они не при каких условиях и ни за какие деньги делиться не будут.
Как я ранее и говорил "28 нм" даже с текущим адским адом мы смогём если посадить и расстрелять вредителей - то есть тех кто в Кремле.
Хотя это будет на самом деле китайские 28 нм которые 33 нм на самом деле и на которых сделаны например многие Rockchip - да горячие парни, камни точнее.
Но это предел того что может принести дружба с Китаем.
Дружба с Японией может принести TSMC N7. Полный цикл. А совместный труд с ними и Intel 7.
Без Китая даже освободившись от Жидовского Ига нам не выжить.
Но без Японии и без дружбы с ней (что можно достигнуть пакетом действий с умом), наш уровень во всём будет не более чем - "колония Китая". Носить обноски за "Старшим Братом" пока он не решит нас обнулить.
Ну а с Жидовским Игом по любому уже конец.
Мордехай Родшильд и N.N. Efremow не трудно догадаться кто тут финансирует а кто изобретает.
Это вопросу на сколько РФ это дерьмо - дерьмо полнешее.
Но это так к сведению.
А касаемо того как реальные нанометры перестали существовать
Изначально в нанометрах измерялся p-n переход.
В плоском транзисторе это было просто - две точки на одной плоскости. Gate Length (Lg)
При этом TSMC когда начала уменьшать техпроцесс ниже 28 нм начали писать буковки всякие и довели до 24 нм реальных.
UMC же соврали первые и назвали тех процесс 33 nm "28 нм". Они с ним опоздали и вышли только 2013, а не 2011 как все. И он стал основной тех процесса SMIC. Поняв что на рынок они задержались и другие у кого 28 реальных, а у TSMC 24 их сожрут - они просто сделали тайную сделку со SMIC.
Первыми FinFET начали использовать Intel в 2011 году. А поскольку разработка старая японская, то нагнали они по ней пурги. Но по скольку разработка старая японская то фоторезисты к ней хорошо делали и делают только японцы.
Почему требуется другой фоторезист ?
Потому что что бы упаковать больше транзисторов на одну и туже площадь делается холмик.
И переход расположен на склоне этого холмика.
Это как взять лист и смять его в гармошку - а японцы всегда были мастерами Оригами.
Реальный Gate Length (Lg) у 22 нм Ivy Bridge 30 nm а у Haswell 26 nm
Но появились параметры холма Fin
При этом параметр Height он двояк - чем он больше тем больше высота холма, а это значит выше предельная плотность элементов. Но чем выше холм тем более прочный и сложный в изготовлении фоторезисты требуется. Что делает технологию дороже и недоступными.
Ибо холмы подвержены эррозии как и в реальном мире. И пологий холм дольше простоит.
Почему все чипы сделанные по FinFET априори будут жить гораздо меньше плоских.
Параметр Width это по сути рекламная штука так как у всех он 8 nm потому что ниже происходит разрушение подложки.
Собственно почему украденные Самсунгом в бывшем СССР подложки не пригодны для FinFET - в СССР такой технологии не было. А вот для всех плоских чипов они пригодны.
Параметр Pitch это реальное физическое расстояние между элементами.
И например в Ivy Brige оно 60 nm да да 60 нанометров. Но в плоских оно называется Minimum Metal Pitch (MMP) и во всех 28нм чипах оно 90 нм.
Стоп а что же тогда уменьшают после настоящих 90 нм ?
Уменьшают размер САМОГО транзистора чтобы он жрал меньше энергии. Тем более что например на 90 нм техпроцессе Интел MMP был 180 нм. Вспоминаем опорные ряд техпроцессов о которых я говорил. И кстати фамилия Ефремов мелькает и там.
Собственно параметр Pitch на прямую говорит о текущей плотности элементов в кристалле. А параметр Height о теоретическим пределе для этого техпроцесса потом. Но в тоже время о рисках.
Что бы как то это всё привести к эквивалентной форме для лоха и появилась ITRS.
То есть способ называть техпроцесс не по реальным размерам, а по эквивалентному энергопотреблению и плотности.
И тут резко выделяется техпроцесс 20 нм от Toshiba который потом поимел весь картель Common Platform Alliance
Выделяется он тем что он В НАТУРЕ 20 нм на плоской поверхности. И расстояние между элементами 64 nm.
Если спиздить этот тех процесс и поиметь Nikon NSR-S635E то можно выпускать чипы на отечественном сырье - правда вырезав нахуй корейцев которые всё это запатентовали на себя. То есть зависимость от Японии будет только в самих станках. Но всё остальное можно сделать самим. Просто надо узнать как Тошиба эти 20 нм сделала - благо точек для работы разведки много из-за CPA. И расстрелять тех кто в Кремле с семьями, золотыми унитазами и любовницами.
По всем параметрам это полный аналог "14 нм" но просто долговечней.
Почему же его не используют ?
У настоящих не самсунговских "14 нм" Pitch = 42 nm А у этого 64 nm - плотность упаковки элементов 1,52 раза меньше. Плюс паразитные токи немного больше и поэтому примерно на 15-20% больше энергопотребление при том же TDP (плотность то ниже - ну для тупых кто не понял почему TDP тоже или ниже) . Но вот жизнь такого чипа многие десятки лет. В разы больше чем у FinFET.
У Самсунга "14 нм" Pitch = 48 nm даже в самом последней вариации того что под брендом 14 нм.
Кроме того у них и предельные возможности технологи хуже Height 37 nm а у Интела например 42 нм. А чем выше тем больше предельная возможность. Причина этого в том что японцы им поставляют не самые лучшие партии фоторезиста.
Сама технология FinFET фоторезиста так сложна что не получается получить постоянные параметры - и некоторые партии лучше а некоторые хуже. Но продать то надо все.
TSMC надо отдать должное и они назвали свою технологию где 48 нм Pitch и 37 нм Heigth "16 нм".
То есть тогда они ещё не забили хер на ITRS.
IBM "14 нм" это то что стало GF потом имеет Pitch 42 - но вот Height 25 - а также 10 нм Width это было сделано специально.
Да эта технология не позволяет упаковать транзисторы плотнее - но она куда долговечнее чем технологии других.
Однако она все равно уступает по долговечности настоящим 20 нм ( ну естественно размера перехода).
Но позволяет упаковать в 1,5 раза больше элементов.
С учётом того что требуется фоторезист для FinFET хотя сойдёт и американский или плохой японский, смысла особого в нём нет.
Этот техпроцесс ни туда и не сюда. Хотя если делать его на самом лучшем японском фоторезисте то он будет достаточен для автомобильного применения.
Но по сути это 1,5 раза больше плотность элементов на кристалле - вещь сомнительной необходимости с учётом затрат.
Только самим японцам он и канает и собственно его японцы на фабрике TSMC и планируют использовать в Японии. Ибо себе то они отберут все компоненты самые лучшие - и цена для них не проблема вообще.
То что SMIC трёт уши о наличии у неё "14 nm" это как и у нас - священный наноболт. Кстати я автор этой шутки.
В реальности у них есть производство с FinFET которое полностью висит на японских компонентах - фоторезист и прочее.
Но у них Pitch 60 nm Height 24 Width 12 ..... Ну это на уровне Ivy Brige
Кстати для SSD волне хватает - по примерно такой все и делают их. Опять таки DDR4 тоже.
Плюсы китайской технологии - если им дать хорошие реагенты то она долговечна - но минус в том что никто им их не даёт. И они делают на таком " как придётся сырье" что такие параметры запасом просто спасают их от проблем.
При этом "14 нм" они соответвуют только по одному параметру - TDP - из-за меньшей плотности упаковки элементов.
Их "14 нм" технология имеет смысл только потому что их "28 нм" на самом деле 33нм от UMC. И 28 24 20 они просто не могут вообще. Поэтому для них это прорыв так как они немного через жопу но получают технологию аналогичную Intel "22 нм".
То есть начальный FinFET - и хорошо допиленный и самое главное тут то что они достигли этого САМИ !!!! то есть даже не крали ничего - хотя головы хантили. Да и он похож на GF но лишь из-за перетока сотрудников. То есть это относительно честный способ получения технологии. GF сами виноваты что платили им меньше.
А теперь сага о 10 нанометрах.
ITRS договорённости по эквивалентам полетели нахер когда Самсунг начал называть 16 как 14 при чем MMP у него было 64 - что хуже чем сейчас у китайцев.
То есть отдельный элемент он мог сделать как "16 нм" но упаковать элементы в кристалл мог только как "24 нм" а назвал всё это "14 нм".
TSMC поступили так же. и свой тех процесс где элемент они могли сделать "14 нм" а упаковать как "24 нм" они назвали TSMC N12 типа "12 нм"
Ну а хуле Самсунгу можно а нам нет ?
При этом Intel пошёл путём самурая - и долбился в рамках ITRS и выходило херово.
Transistor gate pitch понизить до 48 как должен он не смог остановившись на 54. Но остальное он геройски выполнил правда загнав высоту холма до безумных 53 нм.
Однако выяснилось что даже с самым лучшим реагентом из Японии он не может кристаллы более 240 мм в размере. Ибо дефектов много.
Ибо конечно такую Фуджи заделать...
Тем временем TSMC примерно на 10% по параметрам уступала Intel по параметрам, а по размерам кристалла они не могли больше 90мм сделать. То есть в 2,5 раза меньше.
Если честно ITRS у Intel ну почти 10. А вот у TSMC "11 нм" при плотности упаковки в "14 нм". И как они это назвали ? Правильно TSMC N7 то есть для лоха 7 нм. Нет у них был ещё тот же тех процесс "13 нм", но с упаковкой в "18 нм" и они его назвали 10FF. Там кристаллы 150 мм. Хотя если честно это можно было по ITRS с натягом назвать "14 нм"
У самсунга там вообще полёт фантазии.
например технологию с плотностью "20 нм", а элементами "14 нм" они назвали "10 нм"
GF поступили точно так же - но только у них реально переход 20 нм от Тошибы, так что их "10 нм" всё таки лучше самсунговских .
В конечном итоге Интел это достало и они переименовали 10 нм в Intel 7 раз все творят такую дичь.
В итоге самой лучшей технологией ArF обладает Intel, а второй после неё это TSMC - и по второму плотно работают китайцы.
При этом как я и говорил - там разницы параметров не такие уж и крутые.
Без FinFET, а значит и без фоторезистов, которые не у каждого и прочих проблем, можно обойтись освоив технологию Toshiba 20 nm.
Её хватит на гражданское применение, даже на игрушки.
Потому что не смотря на то что рисуют цифры сильно разные 16 14 12 10 7 всё это в основном, но не всегда, маркетинг.
Конечно для мобильных устройств технология TSMC N7 ценна это всё таки "11 нм" хотя и упакованные как "14 нм", и выигрыш в энергопотреблении серьёзный. Собственно поэтому SMIC так пытается спиздить N+1. Со временем они научатся делать FinFET фоторезист приемлемого качества.
Но нам для автономного существования нужны Nikon NSR-S635E и нужны технологии "20 нм". Ну и возрождение знаний прошлого.
Зависимость от FinFET фоторезиста и меньшая долговечность чипов по этой технологии делает бессмысленным любые соображения о автономности, пока не налажено его производство. А это могут очень не многие, и даже если снести РФ и возродить Россию это скорее всего не получится очень долго. Ибо китайцы не будут делиться технологиями.
Ну и EUV - рентгеновская литография. Сага о бесплодном и бесполезном.
Это тупо закрытый масонский клуб.
Литографы делает только ASML
Фоторезист тайна за семью печатями - при этом даже такой тщательно охраняемый секрет весьма дерьмовенький по качеству и приводит к быстрой деградации чипов.
Да и уменьшение типоразмеров тупо больше ничего не даёт.
N7 и Intel 7 технология это уже 100 миллионов транзисторов на миллиметр. А самая крутая сейчас N4X EUV это 173 миллиона транзистора на миллиметр.
Samsung смог 127 миллиона на EUV и назвал это 5LPE хотя согласно ITRS имел право максимум на "9 нм" и то не дотягивает.
То есть выигрыши в плотности никакие. Выигрыш в энергопотреблении между N7 и N4X 20%.....
Сейчас в любом мобильном устройстве сами чипы потребляют очень очень мало - жрёт экран.
Эта экономия вообще ниочём.
То есть адское количество затрат, чтобы получить не надёжный и не долговечный чип.
Конечно же так же все эти названия не имеют вообще ни к каким либо нанометрам отношения вообще.
По сути развитие кремниевых технологий закончилось ещё в 2016 году.
Дальше работает только маркетинг.
Единственное почему реально EUV используют - по мимо маркетинга - размер кристалла 400-600 мм он может. Но не забываем о деградации....
Реально EUV литографию при современных фоторезистах можно использовать только для краткосрочных продуктов, или в сценариях серверов где электричество очень очень очень дорогое и тогда замена ЦПУ не будет слишком дорогой из-за сэкономленого электричества.
Но это фигня.
И кстати потребители Zen2 уже словить успели.
В 2019 году TSMC начали производить N7 ядра для Zen 2 по EUV технологии вместо привычной ArF - и сразу куча брака. к счастью не все партии делались на EUV и процент брака не катастрофический. Но сильно вырос. А это только начало - со временем деградация будет убивать чипы.
Пока что был переходный период и TSMC N7 делала как ArF так и EUV. Но видеокарты с маркировкой N6 это уже только EUV ... и официално продавать их начнут 19 января.
Samsung 8N это точно такая же лотерея как и TSMC N7 они запихнули туда и ArF чипы и EUV.
При чем ArF тех процесс интересен тем что упаковка там "12 нм" а вот сами элементы "14нм".
Как так вышло ? А они решили забить хер на TDP и энергопотребление. Главное плотность упаковки. При этом Интел и TSMC они даже с таким подходом не догнали. 61 миллион вместо 100. Но это их максимально предельный техпроцесс, с очень большим затвором в 54 nm. Это сделано чтобы уменьшить количество ложных срабатывний из-за пробоев электромагнитных полей.
При этом есть и EUV чипы под ITRS 12нм как плотности так и элементов.
И то и другое называется Samsung 8N.
Как я и говорил уже много раз Samsung не смог догнать лидеров.
Но в целом это и не важно.
Так как ниже 20 нм все технологии с огромным входным порогом.
Да и даже 20 нм тоже. Но там разработку украсть в принципе возможно. И это имеет смысл для автономного государства.
Остальное - ну да технология Intel 7 очень вкусная стащить её было бы круто, но не вероятно.
TSMC ArF N7 она же SMIC N+1 если у них получится сговор. это было бы полезно как то получить но только с технологией фоторезиста.
Остальное в общем то и не нужно вообще.
Ну и опять как во времена FANUC сделки в 70е - от японцев зависит практически всё.
Сами китайцы может быть выкатят гроб SA800 на 33 нанометра которые они называют 28 нанометров. И может быть соизволят его продать, а может и нет.
Но технологией TSMC N7 даже если они её украдут, они не при каких условиях и ни за какие деньги делиться не будут.
Как я ранее и говорил "28 нм" даже с текущим адским адом мы смогём если посадить и расстрелять вредителей - то есть тех кто в Кремле.
Хотя это будет на самом деле китайские 28 нм которые 33 нм на самом деле и на которых сделаны например многие Rockchip - да горячие парни, камни точнее.
Но это предел того что может принести дружба с Китаем.
Дружба с Японией может принести TSMC N7. Полный цикл. А совместный труд с ними и Intel 7.
Без Китая даже освободившись от Жидовского Ига нам не выжить.
Но без Японии и без дружбы с ней (что можно достигнуть пакетом действий с умом), наш уровень во всём будет не более чем - "колония Китая". Носить обноски за "Старшим Братом" пока он не решит нас обнулить.
Ну а с Жидовским Игом по любому уже конец.