IPS не равен
Nov. 4th, 2024 10:11 am![[personal profile]](https://www.dreamwidth.org/img/silk/identity/user.png){kind=small}
techworkПочему SH-2 имел больше MIPS чем MIPS R3000 а работал хуже ?
1. SH-2 был 16 битным а R3000 полностью 32 битным и хотя IPS был 1,28 против 1, но частоты, реальная эффективность и выход годных не в пользу SH-2
2. SH-2 это рискизированый 68к и ядро великовато и а MIPS самое маленькое из всех RISC ядер. В итоге частотный лимит при той же технологии выше. Просто R5000 появился раньше чем R3000 кто либо сделал по мелкой технологии. R5000 это приемник R3000. Маленькое ядро. А большие это R10000.
SH-4 был лучше там было 1,8 IPS и блок с плавающей запятой. НО R5000 был с полтора раза большим частотным лимитом и 64 битный. В итоге реальный процессор R5000 был быстрее. Хотя это был где то 1,2 IPS .
Ошибка на плохих технологиях состоит в том что не надо делать гибридных процессоров.
RISC должен быть максимально RISC как MIPS. А CISC максимально комплексным как Dragon Intel, а лучше 64 битный. Почему правильные подходы CISC были 68к и Intel 386-MMX-SSE. А RISC MIPS.
1. SH-2 был 16 битным а R3000 полностью 32 битным и хотя IPS был 1,28 против 1, но частоты, реальная эффективность и выход годных не в пользу SH-2
2. SH-2 это рискизированый 68к и ядро великовато и а MIPS самое маленькое из всех RISC ядер. В итоге частотный лимит при той же технологии выше. Просто R5000 появился раньше чем R3000 кто либо сделал по мелкой технологии. R5000 это приемник R3000. Маленькое ядро. А большие это R10000.
SH-4 был лучше там было 1,8 IPS и блок с плавающей запятой. НО R5000 был с полтора раза большим частотным лимитом и 64 битный. В итоге реальный процессор R5000 был быстрее. Хотя это был где то 1,2 IPS .
Ошибка на плохих технологиях состоит в том что не надо делать гибридных процессоров.
RISC должен быть максимально RISC как MIPS. А CISC максимально комплексным как Dragon Intel, а лучше 64 битный. Почему правильные подходы CISC были 68к и Intel 386-MMX-SSE. А RISC MIPS.
