Вот видишь ты такой же хоть и строил из себя железячника . А принципов реализации хотя на уровне VHDL не знаешь , не говоря на уровне триггеров .
Ты говоришь словами того кто С++ то есть высокий и не имеет понятия о том как именно реализуются в железе его обьекты. Это конечно не на уровне тех мудаков что считают что вызов в закрытую библиотеку это " открытый код" даже не понимая что обработка производится в контейнере по неизвестному ему алгоритму и сложному, а не в самой команде на Java. Но тоже весьма не далеко от плинтуса. Так что Рашке Пиздец. Или как говорит Гуня на похоронах Жирика — Аминь.
А между тем реализовать обработку вектора в железе это вовсе не тривиальная задача и многоэтапная. И если просто реализовать виртуальный вектор программно даже на суперскаляре это выйдет лютый тормоз . Даже если ты будешь видеть это в компиляторе как векторный регистр.
Что у Risk-V и происходит. Это по мимо того почему RiscV пишут свои параметры в Coremark который ничего не показывает — потому что длина слова у него такаже как у ARM и MIPS ибо ничего лучше работы Юрия они так никто и не сделал. А DMIPS 1,7-2 на свободных реализациях и 2,8-3,3 на проприетарных. Это при том что у Юрия 3,5 вышло а такой RISKV только у SiFive и есть — просто потому что это и есть переименованый P5600. У которого просто переименовали ASM команды и имена регистров.
А вот реализация в железе правильного векторного регистра да ещё и переменного по длинне..... Эта задача которую ты точно не решишь и в РФ никто не решит. Ведь это не просто область хранения данных . А так совершенно любой камень может использовать его иммитацию или просто реализацию абы как — что падение скорости радикально.
no subject
Ты говоришь словами того кто С++ то есть высокий и не имеет понятия о том как именно реализуются в железе его обьекты. Это конечно не на уровне тех мудаков что считают что вызов в закрытую библиотеку это " открытый код" даже не понимая что обработка производится в контейнере по неизвестному ему алгоритму и сложному, а не в самой команде на Java. Но тоже весьма не далеко от плинтуса. Так что Рашке Пиздец. Или как говорит Гуня на похоронах Жирика — Аминь.
А между тем реализовать обработку вектора в железе это вовсе не тривиальная задача и многоэтапная. И если просто реализовать виртуальный вектор программно даже на суперскаляре это выйдет лютый тормоз . Даже если ты будешь видеть это в компиляторе как векторный регистр.
Что у Risk-V и происходит. Это по мимо того почему RiscV пишут свои параметры в Coremark который ничего не показывает — потому что длина слова у него такаже как у ARM и MIPS ибо ничего лучше работы Юрия они так никто и не сделал. А DMIPS 1,7-2 на свободных реализациях и 2,8-3,3 на проприетарных. Это при том что у Юрия 3,5 вышло а такой RISKV только у SiFive и есть — просто потому что это и есть переименованый P5600. У которого просто переименовали ASM команды и имена регистров.
А вот реализация в железе правильного векторного регистра да ещё и переменного по длинне..... Эта задача которую ты точно не решишь и в РФ никто не решит. Ведь это не просто область хранения данных .
А так совершенно любой камень может использовать его иммитацию или просто реализацию абы как — что падение скорости радикально.